- 正弦波发生器modelsim仿真波形出错 (4篇回复)
- VGA四个区域显示不同颜色实验 (2篇回复)
- VGA图片显示以及放大设计 (6篇回复)
- FPGA入门必看资源 (4篇回复)
- 新手如何学习fpga (2篇回复)
- 报错 invalid command name 之解决办法 之一 (3篇回复)
- xilinx-IP-开发流程 (4篇回复)
- AltiumDesigner基于FPGA嵌入式系统设计 (1篇回复)
- FPGA最详细的教程 (4篇回复)
- 求助，问题解答； (4篇回复)
- 基于Vivado HLS的边缘检测硬件加速应用 (2篇回复)
- signal tap中，各模块状态机，初始状态不是S0，怎么办啊？ (3篇回复)
- 请问一下 谁有至芯学习板的银角分配表 (2篇回复)
- 培训体会 (1篇回复)
- 数字通信中接收机有各种同步 我想问在各种同步锁定前的数据是怎么处理 是不是就误传了 (0篇回复)
- quartus ii 原理图库中的计数器模块 是哪一个啊 (1篇回复)
- 硬件加速和软件加速有什么区别 (2篇回复)
- 有人有quartus15.0的license.dat吗？？，跪求一个 (0篇回复)
- 请问一下!trigger_en_s2 & flag和~trigger_en_s2 & flag有区别吗 (0篇回复)
- 菜鸟5小时速成FPGA_PCIE设计高手教程 (1篇回复)
- quarter和modelsim怎么连接啊 (5篇回复)
- Aurora 8B/10B、PCIe 2.0、SRIO 2.0三种协议比较 (0篇回复)
- RocketIO (0篇回复)
- TCP/IP、Http、Socket的区别 (1篇回复)
- 什么是硬件加速器？ (1篇回复)
- 关于串口的问题 (1篇回复)
- 逻辑验证与Testbench的编写 (2篇回复)
- verilog语言可以多个if语句并列来写吗 (3篇回复)
- xman_计算器的设计 (4篇回复)
- 开发板拍卖 每天1块（21：30截至）20150724 拍卖结束 (90篇回复)
- The_Zynq_Book_ebook_chinese资料下载 (0篇回复)
- 一个赋值逻辑被综合后，比如b<=a 网表显示b被接地了，请问是什么原因造成的 (5篇回复)
- Quartus调用Modelisim出来了Modelisim但是没有出来波形 (9篇回复)
- 千兆以太网的传输速度 (2篇回复)
- verilog ，为什么我做这样的改动就可以 (8篇回复)
- 为什么逻辑分析仪中的有些引脚不能添加，它的引脚显示不完全 (1篇回复)
- 为什么不推荐为了找工作而学习FPGA (2篇回复)
- quartus编译成功，但是用JATG下载SOF文件总是失败，这是怎么回事？有大神知道吗 (3篇回复)
- quartus调用modelsim时一直loading怎么解决这个问题 (6篇回复)
- FPGA的图像处理技术，你知道多少？ (1篇回复)
