- 用Verilog（FPGA）实现USB源代码 (1篇回复)
- 程门阵列门延时精确调整时序的方法 (2篇回复)
- NTC电阻在VERILOG HDL中的曲线表 (1篇回复)
- 基于CMOS工艺的10位SAR ADC的研究与设计 (1篇回复)
- The.Verilog.Golden.Reference.Guide (1篇回复)
- 程门阵列门延时精确调整时序的方法 (1篇回复)
- VHDL-西电版.part2 (0篇回复)
- FPGA与SOPC设计教程：DE2实践.part2 (2篇回复)
- FPGASOPC 入门级实验指导书 (1篇回复)
- VHDL_与数字电路设计 (1篇回复)
- VHDL-西电版.part1 (0篇回复)
- Altera 中国电子设计竞赛文章总汇.part2 (1篇回复)
- SPI42接口的FPGA实现 (0篇回复)
- Altera 中国电子设计竞赛文章总汇.part1 (0篇回复)
- MAX.PLUSⅡ应用入门 (1篇回复)
- 从零开始学CPLD和Verilog HDL编程技术.part1 (2篇回复)
- 从零开始学CPLD和Verilog HDL编程技术.part2 (2篇回复)
- 实用C语言FPGA编程(Practical FPGA Programming in C) (2篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part14 (2篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part12 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part13 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part11 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part10 (0篇回复)
- FPGA在智能压力传感器系统中的应用 (2篇回复)
- 基于FPGA的提取位同步时钟DPLL设计 (1篇回复)
- 基于FPGA的智能微生物发酵系统 (1篇回复)
- 基于PLD的CCD Sensor驱动逻辑设计 (1篇回复)
- FPGA上对OC8051IP核的修改与测试 (1篇回复)
- Verilog数字VLSI设计教程_[李林 编著].part1 (0篇回复)
- 基于FPGA二次群分接器的实现 (1篇回复)
- 选择合适的FPGA千兆位收发器至关重要 (1篇回复)
- 一种64位浮点乘加器的设计与实现 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part08 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part09 (1篇回复)
- 键盘吗表 (1篇回复)
- Crack_QII_12.1_Windows (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part06 (1篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part07 (1篇回复)
- 高速并行FIR滤波器的FPGA实现 (0篇回复)
- ALTERA CPLD FPGA设计（高级篇）.part03 (2篇回复)
