论坛 › FPGA技术交流 › 基于FPGA vivado 17.2 的数字钟设计

晓灰灰 发表于 2017-12-13 09:57:10

基于FPGA vivado 17.2 的数字钟设计

基于FPGA vivado 17.2 的数字钟设计

附件：

晓灰灰 发表于 2017-12-13 09:58:59

基于FPGA vivado 17.2 的数字钟设计

陈飞龙 发表于 2017-12-13 11:00:44

很详细的学习资料！！！

fpga_feixiang 发表于 2017-12-13 14:14:33

这是啥高科技~

晓灰灰 发表于 2017-12-13 15:14:49

fpga_feixiang 发表于 2017-12-13 14:14
这是啥高科技~

vivado 2017.2版本做的数字钟

晓灰灰 发表于 2017-12-14 01:21:16

vivado 2017.2版本做的数字钟

晓灰灰 发表于 2017-12-16 18:02:35

基于FPGA vivado 17.2 的数字钟设计

zhangyukun 发表于 2017-12-17 09:24:34

基于FPGA vivado 17.2 的数字钟设计

zxopenhl 发表于 2017-12-19 09:35:46

vivado还是太高端，一般的小型企业还用的不是很广泛，不过以后也是一种发展趋势

fpga_feixiang 发表于 2017-12-19 14:37:37

谢谢楼主分享~~~~~~~~~

查看完整版本: 基于FPGA vivado 17.2 的数字钟设计