《VerilogHDL程序设计》课程教学方法研究
《VerilogHDL程序设计》课程教学方法研究中文期刊文章
作 者：郭家荣 陈年生
作者机构：上海电机学院电子信息学院,上海201306
出 版 物：《科技资讯》 (科技资讯)
年 卷 期：2017年 第27期
摘 要：
VerilogHDL是用于逻辑设计的硬件描述语言，并且已成为IEEE标准。
《VerilogHDL程序设计》课程是电子类及计算机工程类学生的重要课程，不仅可以使同学们对数字电路设计技术有更进一步的了解，而且可以为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。
针对《VerilogHDL程序设计》课程教学中存在的问题，提出了适合该课程的教学方法。
页 码：166-166页
主 题 词： 逻辑电路及系统 Verilog HDL 程序设计 教学方法
学科分类：G64
核心收录：暂无
《VerilogHDL程序设计》课程教学方法研究
p1
《VerilogHDL程序设计》课程教学方法研究
p2
《VerilogHDL程序设计》课程教学方法研究 《VerilogHDL程序设计》课程教学方法研究
页:
[1]
