LOVECHAO 发表于 2011-5-17 12:29:31

【求助】如何用Verilog设计一个双优先编码器啊

设计一个双优先编码器，它不仅能识别出最高优先级，而且还能在8个请求输入中找出第二高优先级的确认信号

我只弄出来前面一个要求 如何找到第二稿优先级的确认信号啊？？ 有高手帮忙解答一下吗？ 谢谢谢谢了

Sunlife 发表于 2015-4-8 15:25:38

先级编码器用if else 结构就行啊，在这个结构里面，从前到后，优先级依次降低
页: [1]
查看完整版本: 【求助】如何用Verilog设计一个双优先编码器啊