fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› vhdl中拼接的变量可以被赋值吗?
ddr
发表于 2018-5-27 14:41:48
vhdl中拼接的变量可以被赋值吗?
vhdl中拼接的变量可以被赋值吗?
zxopenhl
发表于 2018-5-29 09:56:43
用于位的拼接,操作数可以是支持逻辑运算的任何数据类型。有以下两种:
2&
2(, , , )
与Verilog中{}的功能一样。
页:
[1]
查看完整版本:
vhdl中拼接的变量可以被赋值吗?