fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› Vivado中ASYNC_REG命令讲解
晓灰灰
发表于 2018-6-5 11:37:26
Vivado中ASYNC_REG命令讲解
(*ASYNC_REG = "TRUE"*)命令用于声明寄存器能够接收相对于时钟源的异步数据,或者说寄存器是一个同步链路上正在同步的寄存器。这条命令可以放在任何寄存器上,除了设置它的值为TRUE外还可以设置为FALSE.
例子:(*ASYNC_REG = "TRUE"*) reg async_rst = 0;
这样可以强制指定async_rst为异步时钟输入。
zhangyukun
发表于 2018-6-6 09:20:10
Vivado中ASYNC_REG命令讲解
页:
[1]
查看完整版本:
Vivado中ASYNC_REG命令讲解