fpga_feixiang 发表于 2018-7-13 11:40:16

在verilog中~与！的不同？

这只是表述的不同，其实对于复位信号，这两个写法都可以。
一般写成if（！RESET）含义更明确。
其实综合器对于这两种，综合成的电路是一样的。你可以自己看看~~~
页: [1]
查看完整版本: 在verilog中~与！的不同？