fpga_feixiang 发表于 2018-7-25 14:47:49

verilog <<< 和 <<

<<< 带符号的移位；

<<无符号
页: [1]
查看完整版本: verilog <<< 和 <<