论坛 › FPGA技术交流 › fpga 有符号数、无符号数

晓灰灰 发表于 2018-10-8 10:25:55

fpga 有符号数、无符号数

        在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。

        通过“*”运算符完成有符号数的乘法运算。
        module ceshi (out, clk, a, b);
         output   out;
         input       clk;
    
            //通过 signed 关键字定义输入端口的数据类型为有符号数
         input  signed   a;
         input  signed   b;
 
            //通过 signed 关键字定义寄存器的数据类型为有符号数
         reg signed   a_reg;
         reg signed   b_reg;
         reg signed out;
 
         wire  signed mult_out; 
          //调用*运算符完成有符号数乘法
         assign mult_out = a_reg * b_reg;
 
         always@(posedge clk)
         begin
&nbsp;         a_reg <= a;
&nbsp;         b_reg <= b;
&nbsp;         out <= mult_out;
&nbsp;        end
&nbsp;
        endmodule
        上述程序在 ISE 中的综合结果如下图所示，从其 RTL 结构图可以看到乘法器标注为“signed” ，为有符号数乘法器。
       

        仿真结果图
       

        二进制显示的结果
       

晓灰灰 发表于 2018-10-8 10:29:22

​ 通过“*”运算符完成有符号数的乘法运算。
module ceshi (out, clk, a, b);
output out;
input clk;

//通过 signed 关键字定义输入端口的数据类型为有符号数
input signed a;
input signed b;

//通过 signed 关键字定义寄存器的数据类型为有符号数
reg signed a_reg;
reg signed b_reg;
reg signed out;

wire signed mult_out;
//调用*运算符完成有符号数乘法
assign mult_out = a_reg * b_reg;

always@(posedge clk)
begin
a_reg <= a;
b_reg <= b;
out <= mult_out;
end

endmodule

晓灰灰 发表于 2018-10-8 10:29:41

上面空格乱码显示了

Sunlife 发表于 2018-10-8 17:28:59

                              :)

zhangyukun 发表于 2018-10-9 09:21:32

fpga 有符号数、无符号数

晓灰灰 发表于 2018-10-15 10:34:33

fpga 有符号数、无符号数

Sunlife 发表于 2018-10-15 11:44:12

                   :)

查看完整版本: fpga 有符号数、无符号数