voiue 发表于 2018-12-10 15:12:43

转载-FPGA Verilog中计数器的两种写法对比

通过逻辑单元和RTL图对比，在用计数器实现相同的功能时，可以看出==COUNT 消耗的逻辑单元比 <   COUNT消耗的逻辑单元要多。
摘自：http://www.fpgaw.com/thread-111905-1-1.html
页: [1]
查看完整版本: 转载-FPGA Verilog中计数器的两种写法对比