fullattack 发表于 2010-10-29 19:23:07

果然够经验,受益匪浅

wolinfeng 发表于 2010-11-6 19:27:50

说的真好,好想快点如此体会

cappuccino137 发表于 2010-11-8 10:54:25

厉害!厉害!

littlepen 发表于 2010-11-13 09:31:14

谢谢分享拉了拉

weibode01 发表于 2010-11-13 19:03:38

好的,看了一遍,觉得挺实在的

xiangzhiwu 发表于 2010-11-16 09:10:09

收藏了,不知VHDL是否也是一样有这样的规范

weibode01 发表于 2010-11-16 12:28:17

所有语言编程都很注意语法规则的

hunao2000 发表于 2010-12-9 16:53:42

好经验,值得

baihan1987 发表于 2010-12-12 21:46:36

讲的很好呀,谢谢楼主呀

yuchunna2006 发表于 2010-12-15 14:18:30

谢谢O(∩_∩)O~
页: 1 2 3 4 [5] 6 7 8 9 10 11 12
查看完整版本: Verilog经验谈