论坛 › FPGA技术视频教程专区 › 007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

eddyqliu 发表于 2012-2-25 22:46:30

学习学习回复 1# CPLD

BboyAnson 发表于 2012-2-26 15:21:39

回复 1# CPLD


    sdfsfg fbfhsfhdsg

04033047 发表于 2012-3-14 21:23:48

好东西得看看

chaoting 发表于 2012-3-15 23:27:01

先看看~~~谢谢分享

chaoting 发表于 2012-3-15 23:27:03

先看看~~~谢谢分享

chaoting 发表于 2012-3-15 23:27:15

先看看~~~谢谢分享

chaoting 发表于 2012-3-15 23:27:19

先看看~~~谢谢分享

wanu 发表于 2012-3-21 21:06:17

回复 1# CPLD


    11111111111111111111111111111

zhanghuabing 发表于 2012-3-24 22:04:10

感谢分享。。。

thenrytt 发表于 2012-4-4 13:24:45

非常感谢分享！

查看完整版本: 007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)