fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› Setup 和Holdup时间
fpga_feixiang
发表于 2019-6-5 17:33:00
Setup 和Holdup时间
1 建立时间是指信号到达触发器输入端的时间要早于时钟敏感边沿到达触发器的时间,只有满足保持时间信号才能正确的保存到触发器。
2 保持时间是指时钟边沿到达后数据需要稳定的时间,这是保证数据能够保存到触发器的另一个指标。
页:
[1]
查看完整版本:
Setup 和Holdup时间