fpga_feixiang 发表于 2019-10-12 14:33:33

Qsys配置生成nios系统模块

1. 本次使用的是别人写好的例程,主要研究学习,使用quartus 11打开工程



2. bdf文件是块编辑器的,相当于原理图,以前只在用NIOS的时候会用到这种方式。接下来新建一个工程,添加原理图元件。



3.添加NIOS。不过目前Qsys已经取代了早期的SOPC builder。在quartus里面启动Qsys



4. 启动之后



5. 添加NIOS软核处理器



6. NIOS的配置页面,软核处理器有三挡,性能从低到高,点击Fi nish.



7. 将NIOS的clk和reset_n分别和系统时钟的clk_0和clk_reset相连。



8. 添加JTAG UART,实现PC主机和Qsys系统之间的串行字符串通信。连接clk,reset和master-slave这3个线。

9. 添加定时器



10. 设置定时器,然后连线clk,reset,sl,irq中断



11. 添加片上存储器on-chip-memory



12. 添加按键PIO,Button PIO



13. 配置PIO为输入,并连线clk,reset,sl,irq中断





添加完PIO之后,需要把PIO设置有引脚,如下图,在Export栏,双击pio_0_external_connection。



14. 给各个模块分配基地址,本来地址映射是冲突的。



15. 修改中断号,数字越小,中断优先级越高



16. 修改软核处理器的内存地址,第一个是中断向量,第二个我就不清楚是啥了?



17. 先保存文件,然后生成系统模块,点击Generate-》Generate,出现Generate配置页面,然后点击Generate生成模块。

18. 成功如下





19. 然后在Quartus里面像调用IP核一样使用即可。双击bdf文件,出现symbol对话框,找到my_nios模块



20. 将开发板上的clock引脚与输入,输出接口相连



21. 当然也可以让软件帮助自动添加,右键图标,选择Generate Pins for Symbol Ports

22. 分配引脚,完成系统的硬件设计,编译工程,将编译后的sof文件下载到开发板上。

zxopenhl 发表于 2019-10-13 13:50:46

Qsys配置生成nios系统模块

zxopenljx 发表于 2022-9-13 00:50:21

Qsys配置生成nios系统模块

大鹏 发表于 2022-9-29 14:56:36

Qsys配置生成nios系统模块
页: [1]
查看完整版本: Qsys配置生成nios系统模块