fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 各位大神,verilog 支持 A = B[ C [D] ] 不 ?
ccs
发表于 2019-10-31 20:45:25
各位大神,verilog 支持 A = B[ C [D] ] 不 ?
各位大神,verilog 支持 A = B[ C ] 不 ?
页:
[1]
查看完整版本:
各位大神,verilog 支持 A = B[ C [D] ] 不 ?