fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 时钟抖动和时钟偏斜
fpga_feixiang
发表于 2020-2-23 14:47:20
时钟抖动和时钟偏斜
时钟信号边沿变化的不确定时间称为时钟抖动,如图 2所示。一般情况下的时序分析是不考虑时钟抖动,如果考虑时钟抖动,则建立时间应该是Tsu+T1,保持时间应该是Th+T2。
https://images2017.cnblogs.com/blog/684929/201801/684929-20180116091637084-67348160.jpg
页:
[1]
查看完整版本:
时钟抖动和时钟偏斜