fpga_feixiang 发表于 2020-2-23 14:48:13

时钟偏斜

时序偏斜分析图如图 3所示。时钟的分析起点是源寄存器(Reg1),终点是目标寄存器(Reg2)。时钟在图中的结构中传输也会有延迟,时钟信号从时钟源传输到源寄存器的延时为Tc2s,传输到目标寄存器的延时为Tc2d。时钟网络的延时为Tc2s与Tc2d之差,即Tskew=Tc2d-Tc2s。https://images2017.cnblogs.com/blog/684929/201801/684929-20180116091731818-2046385656.png

fpga_feixiang 发表于 2020-2-23 14:49:30

~~~~~~~~~~~~~~~~~~~~~
页: [1]
查看完整版本: 时钟偏斜