fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 自己做了个计时器,但是modelsim仿真没有输出
残酷月光
发表于 2020-5-25 17:11:24
自己做了个计时器,但是modelsim仿真没有输出
自己用VHDL语言做了个计时器,但是modelsim仿真波形输出一直是初始值。不设置初始值输出为红线。
shizizhong是总的工程,,仿真用的tb文件在sim文件夹里。请大神指点一下。
页:
[1]
查看完整版本:
自己做了个计时器,但是modelsim仿真没有输出