fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA学习步骤
› input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢
ccs
发表于 2020-6-22 14:38:34
input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢
input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢
页:
[1]
查看完整版本:
input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢