verilog标识符
在verilog中，线网或变量名字是通过标识符来表示的。标识符是由一些字母，数字，下划线或美元符号组成。但必须注意两点：标识符不能以数字开头，也不能使用verilog中的关键字。Verilog标识符中也可以出现转义字符，比如 \abc,如果用转义字符，则可以用特殊字符，比如\*cd,但是通常写代码过程中，不要用转义字符来定义变量，这种转义字符通常是其它语言用工具翻译成verilog语言时自动插入的。另外注意的一点就是verilog是区分大小写的，m和M是两个不同的变量。合法的标识符：
f, x, x1, x_y, Byte
非法的标识符：
1x, 100, x*y，default（verilog关键字）
Verilog中一些系统任务或函数以开头，比如display, fopen,monitor等等。Verilog中还定义一些编译指示，以`开头，比如：`timescale 1ns/1ns，定义时间单位和时间精度。 verilog标识符 verilog标识符
页:
[1]
