fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求VHDL代码
lefthook
发表于 2010-5-5 18:03:53
求VHDL代码
3.可预置数定时器的设计
设计一定时器,其原理框图如下:
要求:
(1)定时范围0~99S;
(2)当K1=0时,LED1亮,系统进入预置数状态,并可通过K2、K3分别对定时器个位和十位置数;
(3)当K1=1时,LED2亮,系统进入定时状态,定时器从预置数开始每秒钟减1,到0止。
(本题考核系数1.2)
lefthook
发表于 2010-5-5 22:00:22
大哥谢谢了
Sunlife
发表于 2015-5-16 11:41:11
可以搜一下
页:
[1]
查看完整版本:
求VHDL代码