fpga论坛|fpga设计论坛's Archiver
论坛
›
全国大学生电子设计竞赛
› 【Modelsim常见问题】ModelSim无时序仿真选项
荼蘼
发表于 2021-5-21 09:20:34
【Modelsim常见问题】ModelSim无时序仿真选项
网友原话:
到处试了半天总算解决了——setting——more EDA netlist Writer Settings——Generate nestlist for functional simulation only——off(默认on)
还有,设置完了最好删了工程目录下的simulation文件夹,然后重新全编译quartus工程,否则门级网表不更新,还是一样的现象的。
页:
[1]
查看完整版本:
【Modelsim常见问题】ModelSim无时序仿真选项