fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA学习步骤
› f…else…和case在嵌套描述时是有很大区别的
fpga_feixiang
发表于 2021-10-5 12:50:52
f…else…和case在嵌套描述时是有很大区别的
f…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。
补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。
页:
[1]
查看完整版本:
f…else…和case在嵌套描述时是有很大区别的