fpga_feixiang 发表于 2021-10-5 13:09:32

同步设计中，稳定可靠的数据采样必须遵从以下两个基本原则

1）在有效时钟沿到达前，数据输入至少已经稳定了采样寄存器的Setup时间之久，这条原则简称满足Setup时间原则

（2）在有效时钟沿到达后，数据输入至少还将稳定保持采样寄存器的Hold时钟之久，这条原则简称满足Hold时间原则。
页: [1]
查看完整版本: 同步设计中，稳定可靠的数据采样必须遵从以下两个基本原则