华为_静态时序分析与逻辑设计
华为_静态时序分析与逻辑设计 华为_静态时序分析与逻辑设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=142468&fromuid=59831
(出处: 集成电路技术分享)
Verilog HDL 综合实用教程
http://www.fpgaw.com/forum.php?mod=viewthread&tid=142405&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页:
[1]
