fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问用同一个时钟用pll分频,得到的时钟的上升沿是不是严格同步的
vvt
发表于 2010-5-7 12:24:49
请问用同一个时钟用pll分频,得到的时钟的上升沿是不是严格同步的
请问用同一个时钟用pll分频,得到的时钟的上升沿是不是严格同步的,刚才仿真了一下,发现上升沿是同步的,不知道在板子上是不是同步。。
xinu2009
发表于 2010-5-7 14:54:24
是的要不然就不会用PLL了呀 呵呵
Sunlife
发表于 2015-5-14 16:30:16
要不然就不会用PLL了呀
页:
[1]
查看完整版本:
请问用同一个时钟用pll分频,得到的时钟的上升沿是不是严格同步的