vvt 发表于 2011-11-22 18:39:00

为什么同一段代码用Quartus 和Synplify 综合后的结果不一样

有哪位告诉一下为什么同一段代码用Quartus 和Synplify综合后的结果不一样

vvt 发表于 2011-11-22 18:39:16

是用VHDL 写的8位移位寄存器
页: [1]
查看完整版本: 为什么同一段代码用Quartus 和Synplify 综合后的结果不一样