老怪甲 发表于 2010-5-20 14:22:51

10G以太网系统中的并行CRC编解码器的设计

10G以太网系统中的并行CRC编解码器的设计

七缎夕落 发表于 2010-11-13 16:44:18

谢谢分享，正在学习CRC编码方法。

fpga_feixiang 发表于 2021-11-16 14:16:44

66666666666666666666666

雷磊 发表于 2021-11-16 15:25:22

10G以太网系统中的并行CRC编解码器的设计

嘿哈嘿哈哈 发表于 2023-4-15 09:16:24

10G以太网系统中的并行CRC编解码器的设计

dameihuaxia 发表于 2024-8-13 11:20:09

VerilogHDL硬件描述语言.pdf
http://www.fpgaw.com/forum.php?mod=viewthread&tid=82828&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

大鹏 发表于 2024-8-14 14:05:34

10G以太网系统中的并行CRC编解码器的设计
页: [1]
查看完整版本: 10G以太网系统中的并行CRC编解码器的设计