fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 利用10M的时钟,设计一个周期为50微秒单周期的输出时钟,其中波峰为10微秒
vvt
发表于 2010-5-26 09:01:00
利用10M的时钟,设计一个周期为50微秒单周期的输出时钟,其中波峰为10微秒
利用10M的时钟,设计一个周期为50微秒单周期的输出时钟,其中波峰为10微秒
ddr
发表于 2010-5-26 09:01:43
本帖最后由 ddr 于 2010-5-26 09:03 编辑
先将主时钟10M(T=100ns)的时钟clk_10M分频至100K(T=10us)的占空比为50%的信号clk_100K(这个应该会吧?)
Sunlife
发表于 2015-4-7 10:38:19
http://v.youku.com/v_show/id_XOTE2NTYxNTQw.html
页:
[1]
查看完整版本:
利用10M的时钟,设计一个周期为50微秒单周期的输出时钟,其中波峰为10微秒