多路选择器（MUX）Verilog代码
多路选择器（MUX）//
//
//-----------------------------------------------------------------------------------
// DESCRIPTION: Multiplexer
// Code style: used case statement
// Width of output terminal: 8
// Number of terminals: 4
// Output enable active: HIGH
// Output value of all bits when enable not active: 0
//-----------------------------------------------------------------------------------
module mux(EN ,IN0 ,IN1 ,IN2 ,IN3 ,SEL ,OUT );
input EN ;
input IN0 ,IN1 ,IN2 ,IN3 ;
input SEL ;
output OUT ;
reg OUT ;
always @(SEL or EN or IN0 or IN1 or IN2 or IN3 )
begin
if (EN == 0) OUT = {8{1'b0}};
else
case (SEL )
0 : OUT = IN0 ;
1 : OUT = IN1 ;
2 : OUT = IN2 ;
3 : OUT = IN3 ;
default : OUT = {8{1'b0}};
endcase
end
endmodule 适合新手，四选一数据选择器更好一点吧
适合新手，四选一数据选择器更好一点吧
页:
[1]
