vvt 发表于 2010-6-23 10:05:37

quartus vhdl 波形仿真

quartusvhdl 波形仿真


我用vhdl编了一个与文件，f<=u and v，编译之后都没有什么问题，岂知在仿真结束后发现在 u=v=1 时，f不等于1.，为什么？

vvt 发表于 2010-6-23 10:05:52

我试了一下，当其中有一个作为时钟信号的时候，不会为1.

Sunlife 发表于 2015-5-28 13:51:28


我试了一下，当其中有一个作为时钟信号的时候，不会为1.
页: [1]
查看完整版本: quartus vhdl 波形仿真