老怪甲 发表于 2010-6-25 15:57:03

Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西?

Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西?

老怪甲 发表于 2010-6-25 15:57:20

乘法运算是行为描述。 在FPGA中直接实现目前还做不到，也就是说一般是无法综合的，仅仅是用于仿真。 IP核是可以综合实现的。

老怪甲 发表于 2010-6-25 15:57:41

简单的理解：乘法是加法的扩展，电路综合加法已经是不简单的事了，乘法更是把难度增加了很多倍，单靠综合很难得到合适的电路，所以一般都有专门的乘法IP来实现。

老怪甲 发表于 2010-6-25 15:58:00

在FPGA内部是有专用的乘法器硬核的,IP核应该是直接对应这个硬核实现.对没有乘法器硬核的FPGA,综合的结果只能用移位相加来实现.

Sunlife 发表于 2015-4-7 10:52:27

乘法更是把难度增加了很多倍，单靠综合很难得到合适的电路
页: [1]
查看完整版本: Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西?