fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog程序游戏机
Sunlife
发表于 2015-6-25 09:32:42
一个主时钟时钟分频出三个不同频率的时钟, 然后分别接到一个带有使能(按键控制来使能,要处理按键抖动)的8进制计数器,计数器译码到数码管显示。
页:
1
[2]
查看完整版本:
verilog程序游戏机