fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在时钟的上升沿,怎样判断一个脉冲的上升沿???
Sunlife
发表于 2015-6-17 11:42:10
请教楼上, pluse_raise = pluse_buf1 & (~pluse_buf2);采用两级d触发器是增加稳定性吗??
页:
1
[2]
查看完整版本:
在时钟的上升沿,怎样判断一个脉冲的上升沿???