论坛 › FPGA技术交流 › 请问状态机的好处？

tim 发表于 2010-6-26 01:23:12

请问状态机的好处？

本帖最后由 fpgaw 于 2010-11-18 16:13 编辑

状态机是根据当前的输入和当前的状态来决定下一步的状态和输出，这里引入了一个状态的概念我认为如果不用状态机的化，同样可以根据当前的输入确定出输出，一样可以完成功能啊，所以我不知道状态机的好处究竟是什么呢？难道仅仅是因为可以更有规律的划分出不同的输入做什么事情，便于读程吗请大虾指正

interi 发表于 2010-6-26 02:49:37

系统稍稍一大，人脑就反应不过来了。<br>
我觉得状态机给出了一个很好的思考和实现方法

UFO 发表于 2010-6-26 03:56:54

时序电路总是要用到状态转换的么，状态机的每个状态不就是和手工设计时序电路时状态图可以一一对应。手工设计时序电路参见《数子电子技术基础》

CCIE 发表于 2010-6-26 05:49:48

我也不太会用状态机。上次面试被那考官问得一头雾水。

ngtim 发表于 2010-6-26 06:09:29

我现在做工程，状态机总是站资源比较多，这是状态机的一个缺点。

CHAN 发表于 2010-6-26 07:19:45

我觉得这是综合工具的问题。<br>
因该说，状态是时序电路的核心，只是有时候我们使用它但是不称她为状态，比如计数器。

ups 发表于 2010-6-26 08:46:21

我同意楼上的

encounter 发表于 2010-6-26 10:25:49

偶刚开始学,看过状态机一些资料，觉得用状态机可以让人思路清晰

UFO 发表于 2010-6-26 11:01:30

是啊,特别是一个状态在输入不同的时候有多个NEXT STATE时,状态机的优点就清楚了.<br>
根据状态机的流程图,你可以很清楚的看到程序的过程和各个状态的条件.<br>
你编大程序的时候没有清晰的思路,很容易搞的一团糟的!

ATA 发表于 2010-6-26 11:14:18

有没有介绍状态机的初级书籍阿<br>
我刚刚入手<br>
对这块很吃力

查看完整版本: 请问状态机的好处？