论坛 › FPGA技术交流 › 三段式状态机的代码问题

VVIC 发表于 2010-6-26 10:59:48

不断学习中

CHA 发表于 2010-6-26 12:49:42

caesar000 说的很对<br>
呵呵,有时候我们可以把每个输出用一个always语句来控制

VVIC 发表于 2010-6-26 13:18:18

应当自己去仿真尝试一下

longtime 发表于 2010-6-26 14:23:11

非得合在一起写么？我想把ERR信号单独描述出来就不会出现相关不相关的综合器问题了吧.嗯，自己写写代码验证一下

ANG 发表于 2010-6-26 14:46:48

原帖由 starminx 于 2006-11-10 09:13 发表<br>
在westor兄上传得《 第6章 如何写好状态机》中，关于三段式状态机的一段是这么写的<br>
//3rd always block, the sequential FSM output<br>
always @ (posedge clk or negedge nrst)<br>
if (!nrst)<br>
{o1,o2,err} &lt;= 3 ... 1. 不会有问题，那一句可以理解为赋一个默认值<br>
2. 组合逻辑可能产生毛刺，如果允许的话用触发器寄存一下就好

Sunlife 发表于 2015-6-25 09:57:27

谢谢yljusting的解释，有点明白了<br>
<br>
不过你贴的这段e文里说的是非阻塞赋值，阻塞赋值也适用吗

查看完整版本: 三段式状态机的代码问题