先仿真看看,如果没有问题,那就是异步信号输入的问题了。 可见同步逻辑的重要性了吧 学习了。。。 明白你的意思是:L 低电平刚好处在时钟相邻两个上升沿之间<br>
<br>
但问题是 从示波器上可以看到 L 由高电平变为了低电平后一直保持着低电平(需要由状态SvDa 才能使 L回复高电平),而且更奇怪的是 状态已经由 Wt_L 变成了 Wt_S , 也就是说语句 state <= Wt_S 被执行了, 而 wr <= ~wr 没有被执行 !!!
页:
1
[2]