inter 发表于 2010-6-26 11:29:20

顶"店小二"...

ups 发表于 2010-6-26 12:44:25

时钟不够,延时不了,你的时钟是24us的!

encounter 发表于 2010-6-26 13:40:03

我也想知道!!!

CHANG 发表于 2010-6-26 13:58:03

先倍频到100M然后获得计数器分频得到10ns延时,但是值得怀疑的是主频是24M,那么你的10ns延迟用来做啥呢?

HANG 发表于 2010-6-26 14:54:56

24M的时钟是不能产生10ns的延迟的,建议倍频或者更换100M以上的晶振再来做延迟吧

Sunlife 发表于 2015-4-7 11:11:22

好像不可以
页: 1 [2]
查看完整版本: cpld设计,现在外部时钟是24M,有个输出信号想要延时10ns后输出,请教怎样实现?