用Q2编译EMP240出错
本帖最后由 fpgaw 于 2010-7-18 14:22 编辑Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "CLK" is an undefined clock
Info: Assuming node "stop" is an undefined clock
Info: Assuming node "WR" is an undefined clock
Info: Assuming node "actsig" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
Info: Detected ripple clock "standconuter:inst|composite:inst|sp" as buffer
Info: Detected gated clock "standconuter:inst|inst4" as buffer
Info: Detected ripple clock "standconuter:inst|count8l:inst1|temp" as buffer
其中clk,stop,wr,sp,temp是我内部定义的几个接口或变量
请帮我看看这个报警是什么意思？应该怎么解决？
警报：找到没定义的时间和/或存贮器使能管脚功能。
信息：assuming 节点CLK 是没定义的时钟
信息：assuming 节点STOP是没定义的时钟
信息：assuming 节点WR是没定义的时钟
信息：assuming 节点actsig是没定义的时钟
-----但是我这些信号或管脚我全是定义了的啊-------
警报：找到在时钟路径里3个节点可能ripple或/和时钟门,分析的结果是时钟偏斜。
信息：探测到ripple时钟sp 为缓冲器
信息：探测到 门 时钟inst4为缓冲器
信息：探测到ripple时钟temp为缓冲器
------这个警告是不是说我的这几位信号时间延时太厉害了？------ 1. 是你作为时钟的PIN没有约束信息。可以对相应的PIN做一下设定就行了。<br>
<br>
2. 应该是你使用了ripple clock就会出现这个warning, 这个问题你再论坛里搜索下, 已经多次回答了<br>
<br>
如果确定你的设计正确的话, 可以不理会这两个 warning 谢谢<br>
我以前是用MAX2的，也不是很熟，只是基本的东西能用就行<br>
这是第一次用Q2，很多东西用不来<br>
请问怎么对PIN进行约束设定呢？<br>
ripple clock应该是脉冲时钟的意思吧，这些信号确实很多是用了脉冲触发的<br>
设计上应该没有问题，以前在MAX2里用EMP7128设计没有问题，但后来增加了资源，不够了，所以换Q2来设计EPM240，设计思路和结构上没做变动 应该是你使用了ripple clock就会出现这个warning, 这个问题你再论坛里搜索下, 已经多次回答了<br>
<br>
页:
[1]
