fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› CPLD的IO口怎么互相赋值?
longtim
发表于 2010-6-26 19:08:39
那我想问下,如果变成三态的,可以互相赋值吗?
Sunlife
发表于 2015-6-25 10:35:05
下把输出信号IO1,IO3输出给signal保存,然后把signal输出给IO2,IO4 你用的是变量保存输入值<br>
而变量是即时改变;<br>
虽然也用时钟沿打了一下<br>
但还是被VHDL语法禁止了
页:
1
2
[3]
查看完整版本:
CPLD的IO口怎么互相赋值?