usd 发表于 2010-6-26 01:05:56

CPLD真的可以用例化元件做时钟吗？

推荐实验的一个VHDL项目,结构局部如图示.四七译码后接8字管4个。
    推荐实验它没有从外面引入时钟，也没有外接阻容元件，没有有源晶振。我查对过VHDL文件，确实没有以上的东西。图中的'单脉冲发生器'其实是外接一个按钮，用按钮按动作为输入，仅此而已。那个'二选一MUX'用来选择OS或外按钮作信号源。
这个OS是例化元件COMPONENT，象通常那样使用。要使用一个名叫os.xnf的文件，和vhd文件一同编译（即共同组成项目）。
现在的问题是：CPLD（XC9536）是否真的可以无需外接时钟，仅仅利用那个xnf文件就可以有60MHZ信号了？（它的说明里写的）？
根据他们提供的全部源文件，我做了一次，但是写成片子，按钮等可以工作，但是4个8字管只显0000。但是初买回来的时候，板上所插片子，通电4个8字管是会不断累加翻动的。对此，我写EMAIL去问，但是没有答复。
我想请大家发表意见：CPLD真的可以用例化元件做时钟吗？

interig 发表于 2010-6-26 02:41:37

如果只做组合逻辑可以不要外接时钟

tim 发表于 2010-6-26 04:19:22

文中所述，是8字管扫描，当然是时序电路，时序电路就一定要时钟。奇怪就是真的不用电容或有源晶振，这可是激动人心的事啊！！

UFP 发表于 2010-6-26 05:39:56

呵呵，不太明白！！

longtime 发表于 2010-6-26 06:44:04

那位大虾能够解释一下

usb 发表于 2010-6-26 07:06:21

也想知道。<br>
<br>
[ 本帖最后由 dafy 于 2006-9-12 23:30 编辑 ]

ngtim 发表于 2010-6-26 07:21:56

关注这个，楼主不妨把公司板子网址贴一下

ups 发表于 2010-6-26 08:21:24

俺也想知道

inter 发表于 2010-6-26 09:27:03

里面有时序电路啊......

HDL 发表于 2010-6-26 10:58:03

关注中~~
页: [1] 2 3
查看完整版本: CPLD真的可以用例化元件做时钟吗？