集成电路技术分享 - Powered by Discuz! Archiver

AAT 发表于 2010-6-26 23:40:10

我以前的消抖程序是在MAXPLUS2用图形化的门电路搭建的，效果还不错。

encounter 发表于 2010-6-27 00:51:18

我的消抖程序是用比较法做的

CHA 发表于 2010-6-27 02:24:19

原帖由 totocool 于 2007-2-4 11:10 发表 
这是一个防斗程序,可以详细解释下吗,我看不懂 
library ieee; 
use ieee.std_logic_1164.all; 
 
entity dou is 
port(din,clk:in std_logic; 
        dout
http://bbs.vibesic.com/images/smilies/default/shocked.gif
ut std_logic); 
end dou; 
 
architecture beha of  ... 挺有意思

HANG 发表于 2010-6-27 02:45:56

應該是指debounce 電路及one pulse 吧,上述的code應該是一個clock 寬的pulse 產生電路,將Level 轉為pulse,也能作些微的debounce,但如果訊號來源是外接按鍵,由於彈跳效應明顯,所以debounce 的情形就會時間上的選擇,意即sample clock的頻率會不同

ngtim 发表于 2010-6-27 04:41:10

不错很详尽顶顶******！！

VVIC 发表于 2010-6-27 05:23:40

拜读。。。。。不错

HDL 发表于 2010-6-27 06:48:23

你用的是轻触开关吧,是独立式的吧!这是按键程序,你再加分频一个快的时钟做一个有同步使能信号的计数器就行了,我用的外部时钟是250K. 
LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL; 
ENTITY DULI_KEY IS 
PORT(CLR,CLK: IN STD_LOGIC; 
     KEYIN: IN STD_LOGIC;--按键输入 
     KEYOUT: OUT STD_LOGIC);--按键输出 
END ENTITY DULI_KEY; 
ARCHITECTURE ART OF DULI_KEY IS 
TYPE ST IS(S0,S1,S2,S3,S4,S5,S6,S7); 
SIGNAL S: ST; 
SIGNAL CLK1K: STD_LOGIC; 
SIGNAL EN: STD_LOGIC; 
SIGNAL CO: STD_LOGIC; 
BEGIN 
CLKDIV_1MS
http://bbs.vibesic.com/images/smilies/default/tongue.gif
ROCESS(CLR,CLK)--分频 
            VARIABLE CNT: INTEGER RANGE 0 TO 249; 
            VARIABLE NEWCLK: STD_LOGIC; 
            BEGIN 
             IF CLR='1' THEN 
             CNT:=0; 
             NEWCLK:='0'; 
             ELSIF CLK'EVENT AND CLK='1' THEN 
              IF CNT=249 THEN 
              CNT:=0; 
              NEWCLK:='1'; 
              ELSE 
              CNT:=CNT+1; 
              NEWCLK:='0'; 
              END IF; 
             END IF; 
            CLK1K<=NEWCLK; 
            END PROCESS CLKDIV_1MS; 
DLEY_20MS
http://bbs.vibesic.com/images/smilies/default/tongue.gif
ROCESS(CLR,EN,CLK1K)--延时 
           VARIABLE CNT: INTEGER RANGE 0 TO 19; 
           VARIABLE C: STD_LOGIC; 
           BEGIN 
            IF CLR='1' THEN 
            CNT:=0; 
            C:='0'; 
            ELSIF EN='1' THEN 
            CNT:=0; 
            C:='0'; 
            ELSIF CLK1K'EVENT AND CLK1K='1' THEN 
             IF CNT=19 THEN 
             CNT:=0; 
             C:='1'; 
             ELSE 
             CNT:=CNT+1; 
             C:='0'; 
             END IF; 
            END IF; 
           CO<=C; 
           END PROCESS DLEY_20MS; 
KEY
http://bbs.vibesic.com/images/smilies/default/tongue.gif
ROCESS(CLR,CLK,CO) 
     VARIABLE N: STD_LOGIC; 
     VARIABLE KEYO: STD_LOGIC; 
     BEGIN 
      IF CLR='1' THEN 
      N:='1'; 
      KEYO:='0'; 
      S<=S0; 
      ELSIF CLK'EVENT AND CLK='1' THEN 
       CASE S IS 
        WHEN S0=>N:='1';KEYO:='0'; 
         IF KEYIN='1' THEN 
         S<=S0; 
         ELSE 
         S<=S1; 
         END IF; 
        WHEN S1=>N:='0'; 
         IF CO='1' THEN 
         S<=S2; 
         ELSE 
         S<=S1; 
         END IF; 
        WHEN S2=>N:='1'; 
         IF KEYIN='1' THEN 
         S<=S3; 
         ELSE 
         S<=S0; 
         END IF; 
        WHEN S3=>N:='1'; 
         IF KEYIN='1' THEN 
         KEYO:=KEYIN; 
         S<=S4; 
         ELSE 
         S<=S0; 
         END IF; 
        WHEN S4=>N:='1'; 
         IF KEYIN='0' THEN 
         S<=S5; 
         ELSE 
         S<=S4; 
         END IF; 
        WHEN S5=>N:='0'; 
         IF CO='1' THEN 
         S<=S6; 
         ELSE 
         S<=S5; 
         END IF; 
       WHEN S6=>N:='1'; 
        IF KEYIN='0' THEN 
        S<=S7; 
        ELSE 
        S<=S4; 
        END IF; 
       WHEN S7=>N:='1'; 
        IF KEYIN='0' THEN 
        S<=S0; 
        ELSE 
        S<=S4; 
        END IF;         
        END CASE; 
       END IF; 
      EN<=N; 
      KEYOUT<=KEYO; 
      END PROCESS KEY; 
END ARCHITECTURE ART;

Sunlife 发表于 2015-6-25 11:08:21

这实际上是一个滤波器,也有防抖的作用，通过两级的移位寄存器实现 
假设din输入的信号中间有跳变的时候 
则x和y的值会不一样， 
如果x＝0，y = 1，则dout= 0,也就是把din上的高电平毛刺滤除了； 
如果x=1,y=0，则dout=1，也就是把din上的低电平毛刺滤出了。

页: 1 2 [3]

fpga论坛|fpga设计论坛's Archiver