CCIE
发表于 2010-6-26 01:56:34
CPLD如何使用晶振？
教科书不是说：CPLD必需外接时钟吗？何以接晶振就会产生振荡？
longtim
发表于 2010-6-26 02:00:24
晶振有无源晶振和有源晶振两种，无源晶振是一个晶体，加上非门和几个电容就可以起振。有源晶振加上电源就可以起振。
ICE
发表于 2010-6-26 02:47:12
时序逻辑需要，组合逻辑不需要
CHANG
发表于 2010-6-26 03:52:40
看实现的功能了！可以加也可以不加！
AAT
发表于 2010-6-26 04:21:46
楼主的数字电子的多看看了！
CTT
发表于 2010-6-26 04:52:20
如果是纯逻辑电路的实现，应该不用时钟管理的吧。如果有时序电路，那么要用到时钟了。
encounter
发表于 2010-6-26 06:12:49
学习学习...
FFT
发表于 2010-6-26 08:08:30
我是乞丐，好可怜啊，第一次体会到了乞丐的滋味。
VVIC
发表于 2010-6-26 10:03:56
最好还是要阿，通常一个系统都会需要的
interige
发表于 2010-6-26 10:30:59
一个晶振，几个电阻，两个电容，一个7404自己做一个振荡器
