fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在xilinx Webpack4.1中怎样把verilog代码转化为原理图?
tim
发表于 2010-6-26 12:22:42
我也有同样的问题,来看看
Sunlife
发表于 2015-6-25 09:33:31
什么层次的原理图。系统级还是RTL
页:
1
[2]
查看完整版本:
在xilinx Webpack4.1中怎样把verilog代码转化为原理图?