Sunlife 发表于 2015-6-25 11:09:36


module&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;mult_4(X,Y,Z)&nbsp;&nbsp;<br>
模块定义后面要加了分号 &ldquo;；&rdquo;<br>
建议认真看看书哦，这是基本的语法
页: 1 2 3 [4]
查看完整版本: Verilog HDL 程序来错误，qiuzhu