fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 可综合的上电赋初值verilog该怎么写啊
ATA
发表于 2010-6-27 22:25:44
可综合的上电赋初值verilog该怎么写啊
本帖最后由 fpgaw 于 2010-7-18 09:51 编辑
可综合的上电赋初值verilog该怎么写啊??用复位信号吗??可是上电的时候复位信号没有下降沿啊?
Sunlife
发表于 2015-4-7 11:16:23
李老师的视频有说到喔
页:
[1]
查看完整版本:
可综合的上电赋初值verilog该怎么写啊