原帖由 y8421 于 2006-8-19 11:31 发表<br>
先弄懂一个，再弄第二个就容易了，听楼主的说法，ISE已经掌握了 ，流程也就是 <br>
设计－－－>编译－－－>仿真－－－>下载 我现在的问题就是<br>
<br>
编译没有问题．可以进行语法上的检验．<br>
所遇见的问题．是个流程的含糊．<br>
如彷真．是一个怎么过程，有一个详细的教程和例子吗？ <br>
这个总是感觉比较茫然<br>
<br>
关于下栽．<br>
<br>
关于约束文件的制作．<br>
不会<br>
我现在手里有个学习板．但是没有教程．我想现在作个分频器等小实验可是我不知道怎么个完成这样的过程．还请斑竹给我个明确的过程．<br>
谢谢
原帖由 csharp 于 2006-8-22 09:30 发表<br>
不知道大家工程师啊啥的都是怎么灌出来的! 我想你说这句话的意思无非就是想挖苦我吧．<br>
<br>
嘿嘿．<br>
<br>
别的话我也不想多说．<br>
如果你会的话．还请多多指教．<br>
<br>
我想这样的花费时间要比挖苦一个人更有意义<br>
你也回从中进一步巩固你学习的知识．<br>
还请不要吝啬．<br>
谢谢<br>
<br>
[ 本帖最后由 fjdalian 于 2006-8-23 10:46 编辑 ]
免费提供一个ISE 6.1i简明教程，包含从输入、仿真、下载全过程。
谢谢ＬＡＺ２００６
我觉得用什么软件并不重要，重要的是你掌握好Verilog或VHDL语言
实践起来需要信心的 <br>
有点强调客观因素了<br>
嘿嘿．但是确实却这个实际应用不是很了解<br>
正好最近有电时间一直再学习．又搞了个板子就自己想应用起来没有<br>
人叫．只好在论坛里瞎问了<br>
我想项我这样不会不知道的人．未必就我一个．嘿嘿．等我学的查不多时候就自己<br>
搞个ＢＬＯＧ什么的．不在这打扰这写兄弟了
不知道这样算不算水贴.哈哈.<br>
我看完后会把不是很清楚的问题说出来.<br>
大家来一同学习<br>
我也会把我看的资料传上来有兴趣的朋友一起看。<br>
不明白的话.大家一起来讨论.或是对把某个资料拿出来<br>
大家一起看.看这个资料是否有必要去看<br>
省的大家把资料 发上来.也知道意味的下载不去看<br>
嘿嘿.<br>
自己约束自己来看.
真是有点不好意思了.没有人理还一直.在这顶.不知道过一段时间会不会斑竹来找我把我ID封了.<br>
哈刚才<br>
利用一晚上的时间.把早上下的资料看了一边..快读了一下.大体上资料是比较 好的。 能整体说明整个流程<br>
但是由于版本的问题.有个工具没有找到。 但是不妨碍整个文章的阅读.<br>
你可以按照例子去了解.漫漫吸收消化.里面前面的例子是用VHDL做的。 后面也对VERILOG设计过程说明了<br>
比较详细的对彷真软件进行设置说明.<br>
关于用原理图设计不知道在现实中是否还继续应用<br>
大家都掌握了吗这几个设计方法.<br>
还有关于对仿真的几种进行说明 :转换后仿真,映射后仿真,布局布线仿真.具体没有太看.<br>
还有就是约束文件等过程<br>
了解.明天在进行详细学习<br>
<br>
有点到象学习日记.过段时间转移到BLOG,因为现在对学习过程问题 以及方法还不是很了解.所以把他写出来<br>
请大家给我指正.谢谢
对编程语言的掌握，设计思想的把握，以及对要用的目标片子资源的灵活运用，才是最重要的，工具会越来越容易用，但是思想是不会改变的，经验更是不可多得的。
我也看看吧
