楼主呵呵!能把别人的弄为自己也是好事情!现在大多这样了				
			
		Count <= (OTHERS =>’0’);有什么用啊				
			
		Count <= (OTHERS =>’0’);有什么用啊?<br>
 对Count 每一位赋0。				
			
		还是支持一下!]<br>
同意10楼的<br>
那位高手发布一下!!				
			
		谢谢,正想找相关资料那!!!!				
			
		我COPY的,原作者见谅!!!<br>
非整数分频实用例子 分频比=32/7, 拓展可以任意 2^(N)/M,分子比分母大, 理论上可以实现任意精度的小数分频<br>
library ieee;<br>
use ieee.std_logic_1164.all;<br>
use ieee.std_logic_unsigned.all;<br>
<br>
entity fsu2 is<br>
  port(clk:in bit;<br>
        f_out
        http://bbs.vibesic.com/images/smilies/default/shocked.gif
ut bit<br>
        );<br>
end;<br>
<br>
architecture a of fsu2 is<br>
signal q: std_logic_vector(5 downto 0) :="000111";<br>
  constant step: std_logic_vector(5 downto 0):="000111";<br>
begin<br>
p1: process(clk)<br>
variable temp: std_logic_vector(5 downto 0);<br>
<br>
begin<br>
if(clk'event and clk='1') then<br>
  if q>"011000" and q<="011111" then<br>
    temp:= q+step;<br>
    q<=temp-"100000";<br>
else<br>
  q<=q+step;<br>
   end if;<br>
<br>
<br>
<br>
end if;<br>
  if (q>"011000" and q<="011111"
        http://bbs.vibesic.com/images/smilies/default/wink.gif
then <br>
f_out<='1';<br>
else <br>
f_out<='0';<br>
end if;<br>
<br>
end process;<br>
<br>
<br>
end;				
			
		                  支持一下				
			
		分频器的VHDL描述			
