HDL 发表于 2010-6-27 23:56:11

specify和endspecify是？

刚刚读程序碰到specify和endspecify，这个是什么意思，与begin和end一样吗？

UFP 发表于 2010-6-28 00:16:37

specify和endspecify是用来定义pin到pin时延的一种仿真方式。每一个模块都会有自己的从输入到输出的时延，这是在行为仿真中无法真真正模拟到的，所以我们加上specify来模拟经过反标注.sdf文件的门级仿真。

HDL 发表于 2010-6-28 01:07:56

谢谢<br>
再问得具体一点<br>
<br>
module and2 (input a, b,<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp; output y);<br>
&nbsp; &nbsp; buf (al, a);<br>
&nbsp; &nbsp; buf (bl, b);<br>
&nbsp; &nbsp; and (yl, al, bl);<br>
&nbsp; &nbsp; buf (y, yl);<br>
&nbsp; &nbsp; specify<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;specparam t_rise = 1:1:1, t_fall = 1:1:1;<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;(a =&gt; y) = (t_rise, t_fall);<br>
&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;(b =&gt; y) = (t_rise, t_fall);<br>
&nbsp; &nbsp; endspecify<br>
endmodule<br>
<br>
<br>
这是原模块，能不能把specify中的语句含义给我讲讲？<br>
specparam t_rise = 1:1:1, t_fall = 1:1:1;是什么玩意？<br>
<br>
谢谢

CTT 发表于 2010-6-28 01:23:58

这里，t_rise和t_fall分别是对器件时延的更加详细的描述：不单有时延，还有时延的上升沿及下降沿的时延定义。而这里的1:1:1分别代表上升或下降时延的最小：最大：典型值。

FFT 发表于 2010-6-28 01:46:04

谢谢！！！<br>
<br>
这下全明白了！！！

inter 发表于 2010-6-28 03:02:19

学习了:-)

Sunlife 发表于 2015-7-5 20:51:19

t_rise和t_fall分别是对器件时延的更加详细的描述：不单有时延，还有时延的上升沿及下降沿的时延定义。而这里的1:1:1分别代表上升或下降时延的最小：最大：典型值
页: [1]
查看完整版本: specify和endspecify是？